This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁 (JP)

(51)Int.CI.5

(12) 公開特許公報(A)

FΙ

庁内整理番号

(11)特許出願公開番号

特開平4-345305

(43)公開日 平成4年(1992)12月1日

技術表示箇所

H03D H03G	7/14 3/10	C	8836 – 5 J 7239 – 5 J				
HUSG	3/30	D	7239-5 J 7239-5 J				
				:	審査請求未請	求 請求項の数7(全 18 頁)
(21)出顧番号	}	特顯平3-118710		(71) 出願人	000005821		
(22)出顧日		平成3年(1991)5月23日			松下電器產業 大阪府門真市	株式会社 大字門真1006番地	
				(72)発明者	八木田 秀樹 大阪府門真市 産業株式会社	大字門真1006番地	松下電器
				(72)発明者	中塚 忠良 大阪府門真市 産業株式会社	大字門真1006番地 内	松下電器
				(72)発明者	國久 武人 大阪府門真市 産業株式会社	大字門真1006番地 内	松下電器
				(74)代理人	弁理士 宮井		.
					¥.	最熟	資に続く


(54) 【発明の名称】 チユーナ用半導体装置およびチューナ

識別記号

(57) 【要約】

【目的】 低雑音指数と低3次亞特性、さらに低消費電力化を同時に満足できるチューナ用半導体装置と、このチューナ用半導体装置を用いて小型化と組立工程の省力化を図ることのできるチューナとを提供する。

【構成】 トランジスタTr1を用いたゲート接地回路と、トランジスタTr2,トランジスタTr3および定電流源110,111を有する差勤増幅回路とからなる可変利得型増幅回路である。トランジスタTr4,Tr5は可変抵抗素子として用いられ、トランジスタTr5のゲート電圧を変化させることによって、ゲート接地回路の利得を変化させることができ、トランジスタTr4のゲート電圧を変化させることができる。この利得制御を同時に働かせることにより、回路全体の利得を必要な範囲で変化させることができるとともに、利得の減少に伴って3次歪が単調に改善する特性を有する。



【特許請求の範囲】

【請求項1】 第1のFETのソース電極を入力端子と し、前配第1のFETのドレイン電極を第1の負荷を介 して第1の定電圧源に接続し、前記第1のFETのゲー ト電極を接地したゲート接地回路と、第2のFETのド レイン電極を第2の負荷を介して第2の定電圧源に接続 し、第2のFETのソース電極を第1の定電流源に接続 し、第3のFETのドレイン電極を第3の負荷を介して 前記第2の定電圧源に接続し、前記第3のFETのソー ス電極を第2の定電流源に接続し、前記第2のFETの 10 ソース電極と前記第3のFETのソース電極との間に第 4のFETを接続した差動増幅回路とからなり、前配ゲ ート接地回路の第1のFETのドレイン電極と前記差動 増幅回路の第2のFETのゲート電極とを接続し、前記 第2のFETのゲート電極と前配第3のFETのゲート 電極との間に第5のFETを接続したチューナ用半導体 装置。

【請求項2】 第1のFETのソース電極を入力端子と し、前記第1のFETのドレイン電極を第1の負荷を介 して第1の定電圧源に接続し、第2のFETを前記第1 の負荷に並列に接続し、前記第1のFETのゲート電極 を接地したゲート接地回路と、第3のFETのドレイン 電極を第2の負荷を介して第2の定電圧源に接続し、第 3のFETのソース電極を定電流源に接続し、第4のF ETのドレイン電極を第3の負荷を介して前記第2の定 電圧源に接続し、第4のFETのソース電板を前配定電 流源に接続し、前記第3のFETのドレイン電極と前記 第4のFETのドレイン電極との間に第5のFETを接 続した差動増幅回路とからなり、前配ゲート接地回路の 第1のFETのドレイン電極と前記差動増幅回路の第3 のFETのゲート電極とを接続し、前記第3のFETの ゲート質極と前配第4のFETのゲート電極との間に第 4の負荷を接続したチューナ用半導体装置。

【請求項3】 第1のFETのソース電極を入力端子と し、前記第1のFETのドレイン電極を第1の負荷を介 して第1の電圧源に接続し、第2のFETを前配第1の 負荷に並列に接続し、前記第1のFETのゲート電極を 接地したゲート接地回路と、第3のFETのドレイン電 種を第2の負荷を介して第2の定電圧源に接続し、前記 第3のFETのソース電極を第1の定電流源に接続し、 第4のFETのドレイン電極を第3の負荷を介して第2 の定電圧源に接続し、前記第4のFETのソース電極を 第2の定電流源に接続し、前記第3のFETのソース電 極と前配第4のFETのソース電極との間に第5のFE Tを接続した差動増幅回路とからなり、前配ゲート接地 回路の第1のFETのドレイン電極と前記差動増幅回路 の第3のFETのゲート電極とを接続し、前記第3のF ETのゲート電極と前記第4のFETのゲート電極との 間に第4の負荷を接続したチューナ用半導体装置。

【請求項4】 第1のFETのソース電極を入力端子と

し、前記第1のFETのドレイン電極を第1の負荷を介 して定電圧源に接続し、第2のFETを前配第1の負荷 に並列に接続し、前配第1のFETのゲート電極を接地 したゲート接地回路と、第3のFETのソース電極を第 1の定電流源に接続し、第4のFETのソース電極を第 2の定電流源に接続し、前記第3のFETのソース電極 と前記第4のFETのソース電極との間に第5のFET を接続した差動増幅回路と、第6のFETのドレイン電 極と第7のFETのドレイン電極とを前記定電圧源に接 続し、第8のFETのドレイン電極と第9のFETのド レイン電極とを第2の負荷を介して前配定電圧源に接続 し、前配第6のFETのソース電極と前配第8のFET のソース電極とを接続し、前記第7のFETのソース電 極と前記第9のFETのソース電極とを接続し、前記第 6のFETのゲート電極と前配第9のFETのゲート電 極とを局部発振信号の第1の入力端子とし、前記第7の FETのゲート電極と前記第8のFETのゲート電極と を前記局部発振信号の第2の入力端子としたダブルバラ ンスドミキサ回路からなり、前記ゲート接地回路の第1 のFETのドレイン電極と前記差動増幅回路の第3のF ETのゲート電極とを接続し、前記第3のFETのゲー ト電極と前記第4のFETのゲート電極との間に第3の 負荷を接続し、前記第6 および第8のFETのソース電 極と前記第3のFETのドレイン電極とを接続し、前記 第7および第9のFETのソース電極と前記第4のFE Tのドレイン電極とを接続したチューナ用半導体装置。

2

【請求項5】 第1のFETのソース電極を入力端子と し、前配第1のFETのドレイン電極を第1の負荷を介 して定電圧源に接続し、第2のFETを前配第1の負荷 に並列に接続し、前記第1のFETのゲート電極を接地 したゲート接地回路と、第3のFETのソース電極を定 電流源に接続し、第4のFETのソース電極を前配定電 流源に接続し、前記第3のFETのドレイン電極と前記 第4のFETのドレイン電極との間に第5のFETを接 続した差動増幅回路と、第6のFETのドレイン電極と 第7のFETのドレイン電極とを前記定電圧源に接続 し、第8のFETのドレイン電極と第9のFETのドレ イン電極とを第2の負荷を介して前配定電圧源に接続 し、前記第6のFETのソース電極と前記第8のFET のソース電極とを接続し、前記第7のFETのソース電 極と前配第9のFETのソース電極とを接続し、前配第 6のFETのゲート電極と前記第9のFETのゲート電 極とを局部発振信号の第1の入力端子とし、前配第7の FETのゲート電極と前記第8のFETのゲート電極と を前配局部発振信号の第2の入力端子としたダブルバラ ンスドミキサ回路からなり、前記ゲート接地回路の第1 のFETのドレイン電極と前記差動増幅回路の第3のF ETのゲート電極とを接続し、前記第3のFETのゲー ト電極と前記第4のFETのゲート電極との間に第3の 50 負荷を接続し、前記第6および第8のFETのソース電

÷.

極と前記第3のFETのドレイン電極とを接続し、前記 第7および第9のFETのソース電極と前記第4のFE Tのドレイン電極とを接続したチューナ用半導体装置。

【請求項6】 第1のFETのソース電極を入力端子と し、前記第1のFETのドレイン電極を第1の負荷を介 して定電圧源に接続し、前記第1のFETのゲート電極 を接地したゲート接地回路と、第2のFETのソース電 極を第1の定電流源に接続し、第3のFETのソース電 極を第2の定電流源に接続し、前記第2のFETのソー ス電極と前記第3のFETのソース電極との間に第4の 10 FETを接続した差動増幅回路と、第5のFETのドレ イン電極と第6のFETのドレイン電極とを前配定電圧 源に接続し、第7のFETのドレイン電極と第8のFE Tのドレイン電極とを第2の負荷を介して前記定電圧源 に接続し、前記第5のFETのソース電極と前記第7の FETのソース電極とを接続し、前記第6のFETのソ ース電極と前記第8のFETのソース電極とを接続し、 前記第5のFETのゲート電極と前記第8のFETのゲ ート電極とを局部発振信号の第1の入力端子とし、前記 第6のFETのゲート電極と前記第7のFETのゲート 電極とを前配局部発振信号の第2の入力端子としたダブ ルバランスドミキサ回路からなり、前記ゲート接地回路 の第1のFETのドレイン電極と前記差動増幅回路の第 2のFETのゲート電極とを接続し、前記第2のFET のゲート電極と前記第3のFETのゲート電極との間に 第9のFETを接続し、前記第5および第7のFETの ソース電極と前記第2のFETのドレイン電極とを接続 し、前配第6および第8のFETのソース電極と前配第 3のFETのドレイン電極とを接続したチューナ用半導

【請求項7】 請求項1,請求項2,請求項3,請求項 4, 請求項5または請求項6記載のチューナ用半導体装 置を搭載したことを特徴とするチューナ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は低雑音・低3次歪しか も低消費電力の衛星放送用などテレビジョン受像機のチ ューナ(以下「TVチューナ」という)に用いるチュー ナ用半導体装置およびチューナに関するものである。

[0002]

【従来の技術】従来の技術によるTVチューナ回路のプ ロック図を衛星放送受信用の屋内TVチューナ(BSチ ューナ)を例に取って図11に示す。同図に於て100 1は屋外ユニットからの入力端子、1002はパンドパ スフィルタ、1003は広帯域RFアンプ、1004は 可変減衰器、1005はミキサ回路、1006は可変利 得型 I Fアンプ、1007はパンドパスフィルタ、10 08はFM復調器、1009は映像信号出力端子であ り、さらに1010は局発信号のパッファ回路、101

イズロックループ(PLL)回路である。

【0003】 TVチューナ回路には使用状況に依って入 カ信号強度が大きく異なる。一般家庭の利用には-60 dBm~-40dBmの信号強度であるが、共同受信シ ステム等の場合には0dBm程度の入力が入る場合があ る。 過大入力の場合、相異なるチャンネル信号の3次歪 が帯域内に入り混変調の原因となる。この為に可変減衰 器や可変利得型アンプを用い、過大入力信号を減衰させ て映像信号の歪を防止する必要があり、TVチューナに は如何なる入力信号強度に於ても十分な3次歪抑圧比を 確保することが要求される。

【0004】図11に示した従来例では入力回路部分の 可変減衰器としてRFアンプ1003、PINダイオー ドからなる可変減衰器1004および可変利得型IFア ンプ1006によって過大入力を防止している。この場 合、入力信号が微弱な場合には可変減衰器1004の減 衰量を0dBとし、広帯域RFアンプ1003によって 信号が増幅されるが、このとき広帯域RFアンプ100 3には雑音指数のよいことが要求される。一方過大入力 信号が入力した場合、可変減衰器1004の減衰量を例 えばー40 d B にして過大信号がミキサ回路1005に 入力されるのを防ぐが、この場合でもRFアンプ100 3 には過大入力信号が入力されることになる。この為R Fアンプ1003には優れた3次歪特性と優れた混変調 特性を同時に要求されるが、実際には低雑音特性と低3 次歪特性を同時に満足させる為に消費電流の多い動作点 で使用するか、どちらかの特性を重視するなど、チュー ナの高性能化と低消費電力化の妨げとなっている。

【0005】また従来の技術に於いて図12 (a) に示 すデュアルゲートFETを用いた可変利得型RFアンプ を用い、図11のPINダイオードからなる可変減衰器 1004と置き換えた例もある。図12(a)は可変利 得型RFアンプの回路例で、同図(b) はこの回路の利 得に対する3次歪抑圧比(dBc,-20dBm入力 時)と消費電流 (mA) を示す図である。

【0006】このデュアルゲートFETを用いた可変利 得型RFアンプを用いた場合、1段の増幅回路に於いて も利得可変幅が30dB~40dBと広く取る事ができ る。

[0007] 40

【発明が解決しようとする課題】しかし一方で、入力イ ンピーダンスが減衰量の変化に伴って変化する事、およ び図12(b)に示すように3次歪が利得の減少に伴っ て複雑に変化し、しかも利得の0~20dBの範囲で利 得の減少に伴って3次歪抑圧比が悪化するため過大入力 信号時に利得を下げても歪特性が改善されない事、利得 の変化によってFETのIdsが大きく変化する為、抵 抗負荷では出力の直流パイアスを一定にする事が困難で ある事、などの問題があった。デュアルゲートFETの 1は局部発振回路、1012は発振周波数安定化のフェ 50 利得を下げた場合に3次盃特性が劣化するのは、第2ゲ

ートによる I d s の絞り込みによって動作点がFETの 非飽和領域に入るためである。

【0008】さらに従来のチューナ回路は、個別素子をプリント基板上で集積化したもので大量生産する場合には組立工数が削減できず、また調整カ所が多い為、TVチューナの組立工程の効率化と小型化に限界がある。このように、従来の技術の可変利得型の増幅器およびミキサ回路方式に於いては、TVチューナ用として要求される低雑音指数と低3次歪特性、さらに低消費電力化を同時に満足させることが困難であり、また組立工程の省力 10化と小型化が困難であった。

【0009】この発明の目的は、低雑音指数と低3次歪特性、さらに低消費電力化を同時に満足できるチューナ用半導体装置を提供することと、このチューナ用半導体装置を用いて小型化と組立工程の省力化を図ることのできるチューナを提供することである。

[0010]

١.

【課題を解決するための手段】請求項1記載のチューナ 用半導体装置は、ゲート接地回路と差勁増幅回路とを備 えている。ゲート接地回路は、第1のFETのソース電 20 極を入力端子とし、第1のFETのドレイン電極を第1 の負荷を介して第1の定電圧源に接続し、第1のFET のゲート電極を接地している。

【0011】差動増幅回路は、第2のFETのドレイン電極を第2の負荷を介して第2の定電圧源に接続し、第2のFETのソース電極を第1の定電流源に接続し、第3のFETのドレイン電極を第3の負荷を介して第2の定電圧源に接続し、第3のFETのソース電極を第2の定電流源に接続し、第2のFETのソース電極と第3のFETのソース電極との間に第4のFETを接続している。32る。

【0012】そして、ゲート接地回路の第1のFETのドレイン電極と差動増幅回路の第2のFETのゲート電極とを接続し、第2のFETのゲート電極と第3のFETのゲート電極との間に第5のFETを接続している。 請求項2配載のチューナ用半導体装置は、ゲート接地回路と差動増幅回路とを備えている。

【0013】ゲート接地回路は、第1のFETのソース電極を入力端子とし、第1のFETのドレイン電極を第1の負荷を介して第1の定電圧源に接続し、第2のFE 40 Tを第1の負荷に並列に接続し、第1のFETのゲート電極を接地している。差勤増幅回路は、第3のFETのドレイン電極を第2の負荷を介して第2の定電圧源に接続し、第3のFETのソース電極を定電流源に接続し、第4のFETのドレイン電極を第3の負荷を介して第2の定電圧源に接続し、第4のFETのソース電極を定電流源に接続し、第4のFETのドレイン電極と第4のFETのドレイン電極と第4のFETのドレイン電極と第4のFETのドレイン電極と第4のFETのドレイン電極との間に第5のFETを接続していま

【0014】そして、ゲート接地回路の第1のFETの 50 電極とを接続し、第7および第9のFETのソース電極

ドレイン電極と差勁増幅回路の第3のFETのゲート電極とを接続し、第3のFETのゲート電極と第4のFE Tのゲート電極との間に第4の負荷を接続している。請求項3記載のチューナ用半導体装置は、ゲート接地回路 と差勁増幅回路とを備えている。

【0015】ゲート接地回路は、第1のFETのソース電極を入力端子とし、第1のFETのドレイン電極を第1の負荷を介して第1の電圧源に接続し、第2のFETを第1の負荷に並列に接続し、第1のFETのゲート電極を接地している。差動増幅回路は、第3のFETのドレイン電極を第2の負荷を介して第2の定電圧源に接続し、第3のFETのソース電極を第1の定電流源に接続し、第4のFETのソース電極を第2の定電流源に接続し、第4のFETのソース電極を第2の定電流源に接続し、第3のFETのソース電極を第2の定電流源に接続し、第3のFETのソース電極と第4のFETのソース電極と第4のFETのソース電極との間に第5のFETを接続している。

【0016】そして、ゲート接地回路の第1のFETのドレイン電極と差勁増幅回路の第3のFETのゲート電 をを接続し、第3のFETのゲート電極と第4のFE Tのゲート電極との間に第4の負荷を接続している。 で項4記載のチューナ用半導体装置は、ゲート接地回路 と差動増幅回路とダブルバランスドミキサ回路とを備え ている。

【0017】ゲート接地回路は、第1のFETのソース電極を入力端子とし、第1のFETのドレイン電極を第1の負荷を介して定電圧源に接続し、第2のFETを第1の負荷に並列に接続し、第1のFETのゲート電極を接地している。差動増幅回路は、第3のFETのソース電極を第1の定電流源に接続し、第4のFETのソース電極を第2の定電流源に接続し、第3のFETのソース電極と第4のFETのソース電極との間に第5のFETを接続している。

【0018】ダブルバランスドミキサ回路は、第6のFETのドレイン電極と第7のFETのドレイン電極とを定電圧源に接続し、第8のFETのドレイン電極と第9のFETのドレイン電極と第2の負荷を介して定電圧源に接続し、第6のFETのソース電極と第8のFETのソース電極とを接続し、第7のFETのソース電極と第9のFETのゲート電極とを接続し、第6のFETのゲート電極と第9のFETのゲート電極とを局部発振信号の第1の入力端子とし、第7のFETのゲート電極と第8のFETのゲート電極とを局部発振信号の第2の入力端子としている。

【0019】そして、ゲート接地回路の第1のFETのドレイン電極と差動増幅回路の第3のFETのゲート電極とを接続し、第3のFETのゲート電極と第4のFETのゲート電極との間に第3の負荷を接続し、第6および第8のFETのソース電極と第3のFETのドレイン

と第4のFETのドレイン電極とを接続している。

١.

【0020】請求項5記載のチューナ用半導体装置は、 ゲート接地回路と差動増幅回路とダブルバランスドミキ サ回路とを備えている。ゲート接地回路は、第1のFE Tのソース電極を入力端子とし、第1のFETのドレイ ン電極を第1の負荷を介して定電圧源に接続し、第2の FETを第1の負荷に並列に接続し、第1のFETのゲ **ート電極を接地している。**

【0021】差動増幅回路は、第3のFETのソース電 極を定電流源に接続し、第4のFETのソース電極を定 10 電流源に接続し、第3のFETのドレイン電極と第4の FETのドレイン電極との間に第5のFETを接続して いる。ダブルバランスドミキサ回路は、第6のFETの ドレイン電極と第7のFETのドレイン電極とを定電圧 源に接続し、第8のFETのドレイン電板と第9のFE Tのドレイン電極とを第2の負荷を介して定電圧源に接 続し、第6のFETのソース質板と第8のFETのソー ス電極とを接続し、第7のFETのソース電極と第9の FETのソース電極とを接続し、第6のFETのゲート 電極と第9のFETのゲート電極とを局部発振信号の第 20 1の入力端子とし、第7のFETのゲート電極と第8の FETのゲート電極とを局部発振信号の第2の入力端子 としている。

【0022】そして、ゲート接地回路の第1のFETの ドレイン電極と差動増幅回路の第3のFETのゲート電 極とを接続し、第3のFETのゲート電極と第4のFE Tのゲート電極との間に第3の負荷を接続し、第6およ び第8のFETのソース電極と第3のFETのドレイン 電極とを接続し、第7および第9のFETのソース電極 と第4のFETのドレイン電極とを接続している。

【0023】請求項6記載のチューナ用半導体装置は、 ゲート接地回路と差動増幅回路とダブルバランスドミキ サ回路とを備えている。ゲート接地回路は、第1のFE Tのソース電極を入力端子とし、第1のFETのドレイ ン電極を第1の負荷を介して定電圧源に接続し、第1の FETのゲート電極を接地している。

【0024】差動増幅回路は、第2のFETのソース電 極を第1の定電流源に接続し、第3のFETのソース電 極を第2の定電流源に接続し、第2のFETのソース電 極と第3のFETのソース電極との間に第4のFETを 接続している。ダブルバランスドミキサ回路は、第5の FETのドレイン電極と第6のFETのドレイン電極と を定電圧源に接続し、第7のFETのドレイン電極と第 8のFETのドレイン電極とを第2の負荷を介して定電 圧源に接続し、第5のFETのソース電極と第7のFE Tのソース電極とを接続し、第6のFETのソース電極 と第8のFETのソース電極とを接続し、第5のFET のゲート電極と第8のFETのゲート電極とを局部発振 信号の第1の入力端子とし、第6のFETのゲート電極 と第7のFETのゲート電極とを局部発振信号の第2の 50 3次歪特性が利得または変換利得の減少に伴い単調に改

入力端子としている。

【0025】そして、ゲート接地回路の第1のFETの ドレイン電極と差動増幅回路の第2のFETのゲート電 極とを接続し、第2のFETのゲート電極と第3のFE Tのゲート電極との間に第9のFETを接続し、第5お よび第7のFETのソース電極と第2のFETのドレイ ン電極とを接続し、第6および第8のFETのソース電 極と第3のFETのドレイン電極とを接続している。

8

【0026】請求項7記載のチューナは、請求項1,請 求項2、請求項3、請求項4、請求項5または請求項6 記載のチューナ用半導体装置を搭載したことを特徴とす る。

[0027]

【作用】 請求項1 記載の構成によれば、第4 および第5 のFETが可変抵抗素子として用いられ、第5のFET のゲート電圧を変化させることにより、ゲート接地回路 の利得を変化させることができ、第4のFETのゲート 電圧を変化させることにより、差動増幅回路の利得を変 化させることができるため、第4および第5のFETに よる利得制御を同時に働かせることによって、回路全体 の利得を必要な範囲で変化することができる。しかも、 利得可変範囲内において、ゲート接地回路および差動増 幅回路を流れる電流は直流的に変化しないため、3次歪 特性は利得の減少に伴い単調に改善される。

【0028】請求項2および請求項3記載の構成によれ ば、ゲート接地回路の利得制御に可変抵抗素子の第2の FETを用い、差動増幅回路の利得制御に可変抵抗素子 の第5のFETを用いたものであり、第2および第5の FETによる利得制御を同時に働かせることによって、 回路全体の利得を必要な範囲で変化することができる。 しかも、利得可変範囲内において、ゲート接地回路およ び差動増幅回路を流れる電流は直流的に変化しないた め、3次歪特性は利得の減少に伴い単調に改善される。

【0029】請求項4および請求項5記載の構成によれ ば、ゲート接地回路の利得制御に可変抵抗素子の第2の FETを用い、差動増幅回路の利得制御に可変抵抗素子 の第5のFETを用いたものである。また、請求項6記 載の構成によれば、ゲート接地回路の利得制御に可変抵 抗素子の第9のFETを用い、差動増幅回路の利得制御 に可変抵抗素子の第4のFETを用いたものである。可 変抵抗素子として用いたFETによる利得制御を同時に 働かせることによって、回路全体の変換利得を必要な範 囲で変化することができる。しかも、利得可変範囲内に おいて、ゲート接地回路および差動増幅回路を流れる電 流は直流的に変化しないため、3次盃特性は変換利得の 減少に伴い単調に改善される。

【0030】請求項7記載の構成によれば、請求項1, 請求項2,請求項3,請求項4,請求項5または請求項 6 記載のチューナ用半導体装置を搭載することにより、

善される。

[0031]

【実施例】

〔第1の実施例〕この発明の第1の実施例を図1を用い て説明する。この実施例は請求項1に対応するものであ る。図1はこの発明の第1の実施例のチューナ用半導体 装置の回路図である。

【0032】このチューナ用半導体装置は、トランジス タT г 1 を用いたゲート接地回路と、トランジスタT г 2, トランジスタTr3および定電流源110, 111 を有する差動増幅回路とからなる可変利得型増幅回路で ある。ゲート接地回路は、トランジスタTr1 (第1の FET)のソース電極を入力端子101とし、ドレイン 電極を負荷102 (第1の負荷) を介して定電圧源10 3 (第1の定電圧源) に接続し、ゲート電極を接地して いる。トランジスタTr1のソース負荷としてチョーク コイル104を接続している。

【0033】差動増幅回路は、トランジスタTr2(第 2のFET) のドレイン電極を負荷106 (第2の負 荷)を介して定電圧源105 (第2の定電圧源) に接続 20 し、ソース電極を定電流源110 (第1の定電流源) に 接続し、さらに、トランジスタTr3 (第3のFET) のドレイン電極を負荷107 (第3の負荷) を介して定 電圧源105に接続し、ソース電極を定電流源111 (第2の定電流源) に接続し、トランジスタTェ2のソ 一ス電極とトランジスタTr3のソース電極との間に並 列接続したトランジスタTェ4 (第4のFET) および 固定抵抗113を接続している。

【0034】そして、ゲート接地回路のトランジスタT r 1のドレイン電極と差動増幅回路のトランジスタTr 30 2のゲート電極とを接続し、トランジスタTェ2のゲー ト電極とトランジスタTr3のゲート電極との間に並列 接続したトランジスタTr5 (第5のFET) および固 定抵抗108を接続している。なお、109,112は ゲート電極端子、114,115は出力端子、116は トランジスタT r 3のゲート電位を高周波的に接地する ためのキャパシタである。

【0035】なお、トランジスタTェ1はコンダクタン スgm=20mS, しきい値電圧Vth=-0.4Vで、 ある。コンダクタンスgmは入力インピーダンスが50 40 Ωになるように決められた。トランジスタTr1のソー ス負荷は500nHのチョークコイル104であるため にゲートには0VパイアスがかかりトランジスタTr1 には常にIdss=8mAの電流が流れる。トランジス タT r 1のドレイン負荷102は1mHのチョークコイ ルで3.0 Vの定電圧源103に接続した。トランジス タTr2,トランジスタTr3はコンダクタンスgm= 120mS, しきい値電圧Vth=-0.4Vである。 2つの定電流源110および111はそれぞれ24mA

1mHのチョークコイルと50Ωの抵抗を並列に接続し たものであり、差動増幅回路の定電圧源105は6. 0 Vである。なお、キャパシタ116は1000pFであ

10

【0036】また、可変抵抗素子として用いているトラ ンジスタTr4はコンダクタンスgm=50mSでゲー トパイアスによって20Ω~500Ω範囲で可変する事 ができる。このときトランジスタTr4に並列で接続し ている固定抵抗113は100Ωでありこの抵抗値によ って可変抵抗値の上限を決定している。また同様に可変 抵抗索子として用いているトランジスタTェ5はコンダ クタンスgm=70mSで15Ω~200Ωの範囲で可 変できる。同様に並列に接続した固定抵抗108はトラ ンジスタTェ5による抵抗値の可変範囲の上限を決定す る。

【0037】以上のように構成された回路について、以 下その動作を説明する。この回路に於て、トランジスタ Tェ1のソース電極はチョークコイル104を介して接 地されているため直流的にはトランジスタTr1のId s s で駆動される。これは負荷102を準抵抗負荷とし てもトランジスタTr1のドレインの直流パイアス電圧 は一定となる。トランジスタTr1を用いたゲート接地 回路の出力負荷は、キャパシタ116の容量値が大きい ために、ドレイン負荷102と、トランジスタTr5の チャンネル抵抗と、トランジスタTr2の入力インピー ダンスと、固定抵抗108の並列値で決定される。しか しトランジスタTェ2の入力インピーダンスは他に比べ 十分に高く、また負荷102にチョークコイルなどを用 いると実質的には固定抵抗108とトランジスタTr5 のチャンネル抵抗値の並列値で決定される。このためト ランジスタTr5のゲート電極端子109に与える電位 を変えることによって出力負荷を可変する事ができ、ゲ ート接地回路の利得を可変する事ができる。この場合ト ランジスタTェ1のドレイン電位をVd1. トランジス タTr1のしきい値電圧Vthを-0.6V,ショット キーゲートのポテンシャル障壁の高さをVbとし、ゲー ト電極端子109の電位をVd1-Vthとすればトラ ンジスタTr5のチャンネル抵抗は500Q程度とな り、またゲート電極端子109の電位をVd1+Vbと すればトランジスタTr5のチャンネル抵抗を100程 度にできる。

【0038】差動増幅回路ではトランジスタTr2とト ランジスタT r 3のソース電極をトランジスタT r 4の ソースとドレインで接続し、トランジスタTr5の場合 と同様に、トランジスタTェ4のチャンネル抵抗をゲー ト電極端子112に与える電位で可変する。トランジス タTr4のチャンネル抵抗が低い場合には、トランジス タTr2とトランジスタTr3のそれぞれのソース電位 は同電位で差動増幅回路の最大利得で動作する。トラン の定電流源で、ドレイン負荷106,107はそれぞれ 50 ジスタTr4のチャンネル抵抗が高い場合にはトランジ

スタT r 3 のソース電位とトランジスタT r 2 のソース 電位に差が生じ、トランジスタT r 2 のゲート電極の高 関波信号入力に対しトランジスタT r 2 のソース電位が 同相で変化し負の帰還がかかり差動増幅回路の利得が減 少する。

【0039】この回路全体の利得は、ゲート接地回路の 利得と差動増幅回路の利得の和であり、ゲート接地回路 の利得がトランジスタT r 5 と固定抵抗 1 0 8 の並列値 に比例するため固定抵抗108の抵抗値によって決定さ れる上限値、即ちトランジスタTr5がOFFの状態の とき最大で、トランジスタTr5が最も低い抵抗値のと き利得は最小となる。一方、差動増幅回路においてはト ランジスタTェ4と固定抵抗113の並列値の最小の時 すなわちトランジスタTr4がONのときに利得は最大 となり、固定抵抗113で決定される最大値のとき即ち トランジスタTr4がOFFのときに利得は最小とな る。従って、トランジスタTr5がOFFでしかもトラ ンジスタTr4がONのとき回路全体の利得が最大利得 となり、トランジスタTr5がONでトランジスタTr 4がOFFのとき最小利得となり、この最大利得と最小 利得の範囲内で利得を可変することができる。

【0040】以上にようにこの実施例によれば、ゲート接地回路および差勤増幅回路のそれぞれの利得制御を同時に働かせることにより回路全体の利得をチューナ回路に必要な範囲で可変する事ができる。しかも上記利得可変範囲では、ゲート接地回路および差勤増幅回路を流れる電流は直流的に変化せず、そのためにトランジスタTェ1,トランジスタTェ2およびトランジスタTェ3の動作点が一定であり、入力インピーダンスはまったく変化しない。これは回路の3次至特性に於いても重要なことで、従来技術のデュアルゲートFETを用いた場合のように、FETの動作点が利得可変範囲で非線形領域に入ることが無い。従って、3次歪特性は利得減少変化にともない単調に改善される。

【0041】 (第2の実施例) この発明の第2の実施例を図2を用いて説明する。この実施例は請求項2に対応するものである。図2はこの発明の第2の実施例のチューナ用半導体装置の回路図である。このチューナ用半導体装置は、トランジスタTr6を用いたゲート接地回路と、トランジスタTr8、トランジスタTr9および定電流源210を有する差動増幅回路とからなる可変利得型増幅回路である。

【0042】ゲート接地回路は、トランジスタTr6(第1のFET)のソース電極を入力端子201とし、ドレイン電極を負荷203(第1の負荷)を介して定電圧源202(第1の定電圧源)に接続し、さらに、トランジスタTr7(第2のFET)を負荷203に並列に接続し、トランジスタTr6のゲート電極を接地している。トランジスタTr6のソース負荷としてチョークコイル215を接続している。

【0043】差動増幅回路は、トランジスタTr8(第3のFET)のドレイン電極を負荷204(第2の負荷)を介して定電圧源205(第2の定電圧源)に接続し、ソース電極を定電流源210に接続し、さらに、トランジスタTr9(第4のFET)のドレイン電極を負荷206(第3の負荷)を介して定電圧源205に接続し、ソース電極を定電流源210に接続し、トランジスタTr8のドレイン電極とトランジスタTr9のドレイン電極との間に並列接続したトランジスタTr10(第5のFET)および固定抵抗207を接続している。

12

【0044】そして、ゲート接地回路のトランジスタT r 6のドレイン電極と差動増幅回路のトランジスタT r 8のゲート電極とを接続し、トランジスタT r 8のゲート電極とトランジスタT r 9のゲート電極との間に負荷 208 (第4の負荷)を接続している。なお、211,214はゲート電極端子、212,213は出力端子、209はトランジスタT r 9のゲート電位を高周波的に接地するためのキャバシタである。

【0045】なお、トランジスタTr6はコンダクタン スgm=20mS、しきい値電圧Vth=-0、4Vで ある。コンダクタンスgmは入力インピーダンスが50 口になるように決められた。トランジスタTr6のソー ス負荷は500mHのチョークコイル215であるため にゲートには0VパイアスがかかりトランジスタTr6 には常に I d s s = 8 mAの電流が流れる。トランジス タTr6のドレイン負荷は、1mHのチョークコイルお よび1KQの固定抵抗を並列接続した負荷203と可変 抵抗素子のトランジスタTェ7とを並列に接続したもの で構成され、トランジスタTr6はこのドレイン負荷を 介して3.0 Vの定電圧源202に接続した。トランジ スタTr8, Tr9はコンダクタンスgm=120m S, しきい値電圧V t h=-0. 4 V である。 定電流源 210は48mAの定電流源で、ドレイン負荷204, 206はそれぞれ1mHのチョークコイルと50Ωの抵 抗とを並列に接続したものであり、差動増幅回路の定電 圧源205は6.0Vである。トランジスタTェ8, T r9のそれぞれのドレインは可変抵抗素子のトランジス タT r 10と固定抵抗207の並列接続を介して接続さ れている。また固定抵抗207は10ΚΩ、キャパシタ 209は1000pFである。

【0046】可変抵抗素子として用いているトランジスタTr7はコンダクタンスgm=50mSでゲートパイアスによって20Q~500Q範囲で可変する事ができる。このときトランジスタTr7と並列に接続している負荷203の1KQの固定抵抗202によって可変抵抗値の上限を決定している。また同様に可変抵抗素子として用いているトランジスタTr10はコンダクタンスgm=70mSで15Q~200Qの範囲で可変できる。同様に並列に接続した固定抵抗207はトランジスタTr10による抵抗値の可変範囲の上限を決定する。

50

【0047】第2の実施例において、回路全体の利得は ゲート接地回路の利得と差動増幅回路の利得の和であ り、ゲート接地回路の利得は、トランジスタTェ7と負 荷203の並列値に比例するため負荷203の固定抵抗 値によって決定される上限値、即ちトランジスタTェ7 がOFFの状態のとき最大で、トランジスタTェ 7が最 も低い抵抗値のとき利得は最小となる。一方、差動増幅 回路においては、トランジスタTr10と固定抵抗20 7の並列値の最小の時すなわちトランジスタT r 1 0 が ONのときに利得は最大となり、固定抵抗207で決定 される最大値のとき即ちトランジスタTr10がOFF のときに利得は最小となる。従ってトランジスタTェ7 がOFFでしかもトランジスタTr10がONのとき回 路全体の利得が最大利得となり、トランジスタT г 7 が ONでトランジスタTrlOがOFFのとき最小利得と なり、この最大利得と最小利得の範囲内で利得を可変す る事ができる。

【0048】 [第3の実施例] この発明の第3の実施例を図3を用いて説明する。この実施例は請求項3に対応するものである。図3はこの発明の第3の実施例のチューナ用半導体装置の回路図である。このチューナ用半導体装置は、トランジスタTr15を用いたゲート接地回路と、トランジスタTr11,トランジスタTr12および定電流源310,311を有する差動増幅回路とからなる可変利得型増幅回路である。

【0049】ゲート接地回路は、トランジスタT r 15 (第1のFET) のソース電極を入力端子301とし、ドレイン電極を負荷303 (第1の負荷)を介して定電圧源304 (第1の定電圧源) に接続し、さらに、トランジスタT r 13 (第2のFET)を負荷303に並列に接続し、トランジスタT r 15のゲート電極を接地している。トランジスタT r 15のソース負荷としてチョークコイル302を接続している。

【0050】差動増幅回路は、トランジスタTr11(第3のFET)のドレイン電極を負荷306(第2の負荷)を介して定電圧源305(第2の定電圧源)に接続し、ソース電極を定電流源310(第1の定電流源)に接続し、さらに、トランジスタTr12(第4のFET)のドレイン電極を負荷307(第3の負荷)を介して定電圧源305に接続し、ソース電極を定電流源311(第2の定電流源)に接続し、トランジスタTr11のソース電極とトランジスタTr12のソース電極との間に並列接続したトランジスタTr14(第5のFET)および固定抵抗309を接続している。

【0051】そして、ゲート接地回路のトランジスタT r 15のドレイン電極と差動増幅回路のトランジスタT r 11のゲート電極とを接続し、トランジスタT r 11 のゲート電極とトランジスタT r 12のゲート電極との間に負荷308(第4の負荷)を接続している。なお、315,316はゲート電極端子、313,314は出 50

14 カ端子、312はトランジスタTr24のゲート電位を 高周波的に接地するためのキャパシタである。

【0052】なお、トランジスタTェ15はコンダクタ ンスgm=20mS, しきい値電圧Vth=-0.4V である。コンダクタンスgmは入力インピーダンスが5 0 Ωになるように決められた。トランジスタΤ r 1 5 の ソース負荷は500nHのチョークコイル302である ためにゲートには0 VパイアスがかかりトランジスタT r 15には常に I dss=8mAの電流が流れる。トラ ンジスタTr15のドレイン負荷は、1mHのチョーク コイルおよび1ΚΩの抵抗を並列接続した負荷303と 可変抵抗素子のトランジスタTr13とを並列に接続し たもので、このトランジスタTェ15のドレインはこの ドレイン負荷を介して3.0 Vの定電圧源304に接続 した。トランジスタTr11、トランジスタTr12は コンダクタンスgm=120mS, しきい値電圧Vth =-0.4 Vである。2つの定電流源310,311は それぞれ24mAの定電流源で、ドレイン負荷306, 307はそれぞれ1mHのチョークコイルと50Ωの抵 抗とを並列に接続したものであり、差動増幅回路の定電 圧源305は6.0Vである。また固定抵抗308は1 0KΩ、キャパシタ312は1000pFである。

【0053】可変抵抗索子として用いているトランジス タTr13のコンダクタンスgmは50mSでゲートパ イアスによって20Ω~500Ω範囲で可変する事がで きる。このときトランジスタTr13と並列に接続して いる負荷303の固定抵抗は1ΚΩでありこの抵抗値に よって可変抵抗値の上限を決定している。また同様に可 変抵抗素子として用いているトランジスタTr14はコ ンダクタンスgm=70mSで15Ω~200Ωの範囲 で可変できる。同様に並列に接続した固定抵抗309は トランジスタTr14による抵抗値の可変範囲の上限を 決定する。第3の実施例において、回路全体の利得はゲ ート接地回路の利得と差動増幅回路の利得の和であり、 ゲート接地回路の利得は、トランジスタTェ13と負荷 303の並列値に比例するため負荷303の固定抵抗値 によって決定される上限値、即ちトランジスタTF13 がOFFの状態のとき最大で、トランジスタTr13が 最も低い抵抗値のとき利得は最小となる。一方、差動増 幅回路においては、可変抵抗素子トランジスタT 1 4 と固定抵抗309の並列値の最小の時すなわちトランジ スタTrl4がONのときに利得は最大となり、固定抵 抗309で決定される最大値のとき即ちトランジスタT r14がOFFのときに利得は最小となる。従ってトラ ンジスタTrl3がOFFでしかもトランジスタTrl 4がONのとき回路全体の利得が最大利得となり、トラ ンジスタTr13がONでトランジスタTr14がOF Fのとき最小利得となり、この最大利得と最小利得の範 囲内で利得を可変する事ができる。

【0054】以上の第1~第3の実施例で説明した可変

利得型増幅回路であるチューナ用半導体装置の特性につ いて、図4を参照しながら説明する。図4は利得に対す る3次歪の抑圧比と雑音指数の実測値である。同図にお いて横軸は増幅回路の利得(dB)で、縦軸は3次歪の 抑圧比(dBc)と雑音指数(dB)である。図中の実 綴401、404はそれぞれ第1の実施例における3次 歪の抑圧比,雑音指数の実測値であり、破線402,4 05はそれぞれ第2の実施例における3次歪の抑圧比, 雑音指数の実測値であり、一点鎖線403、406はそ れぞれ第2の実施例における3次歪の抑圧比,雑音指数 10 ソース電極とトランジスタTr23のソース電極との間 の実測値である。それぞれの実施例によって、3次歪の 抑圧比および雑音指数において若干の差がでているが、 これらの差は測定評価基板によるものと考えられる。

【0055】それぞれの増幅回路の最大利得は14.2 ~14.8dBで、このときの3次歪の抑圧比は31~ 32dBcでかつ雑音指数は2.5~3.0dBであっ た。また最小の利得は-5、0~-4、8 d B でこのと き3次歪の抑圧比は64.5~66.5dBcであり雑 音指数は18.0~18.5dBであった。特に利得が 約5~15dBの範囲では利得の減少に対し3次歪は約 3倍の傾きで直線的に減少している。

【0056】この様に利得の減少に対し3次歪が直線的 に改善する回路をTVチューナの可変利得増幅回路に用 いれば、過大入力時に利得を下げると同時に3次歪も同 時に改善されるため、出力信号の飽和を防ぐたけでな く、多チャンネルのTVチューナに必要な混変調も防ぐ ことができる。このためこの発明による第1~第3の実 施例のチューナ用半導体装置がTVチューナの可変利得 増幅回路として適したものであることが分かる。

【0057】〔第4の実施例〕この発明の第4の実施例 を図5を用いて説明する。この実施例は請求項4に対応 するものである。図5はこの発明の第4の実施例のチュ ーナ用半導体装置の回路図である。このチューナ用半導 体装置は、トランジスタT r 2 7 を用いたゲート接地回 路と、トランジスタTr22、Tr23および定電流源 としてトランジスタTr25、Tr26を有する差動増 幅回路であるRFパッファ回路と、ダブルパランスドミ キサ回路とを接続した可変変換利得型ミキサ回路であ る.

【0058】ゲート接地回路は、トランジスタTr27 (第1のFET) のソース電極をRF入力端子514 (入力端子) とし、トランジスタTr27のドレイン電 極を並列接続した抵抗負荷502およびコイル503 (第1の負荷)を介して定電圧源518に接続し、可変 抵抗素子として用いるトランジスタT r 17 (第2のF ET) を第1の負荷(502, 503) に並列に接続 し、トランジスタTr27のゲート電極を接地してい る。501はコイルで、トランジスタTェ16はゲート 接地回路のアクティブ負荷であり、トランジスタTェ1 7,抵抗負荷502およびコイル503の並列負荷をア 50

クティブ負荷であるトランジスタT r 16に直列に接続 することによってゲート接地回路の負荷可変によって利 得可変を行った。なお、515は可変抵抗素子として用 いているトランジスタTェ17のAGC端子である。

16

【0059】RFパッファ回路は、トランジスタTr2 2 (第3のFET) のソース電極をトランジスタTr2 5 (第1の定電流源) に接続し、トランジスタTr23 (第4のFET) のソース電極をトランジスタTr26 (第2の定電流源) に接続し、トランジスタTr22の に並列接続したトランジスタTr24 (第5のFET) および固定抵抗511を接続した差動増幅回路である。 トランジスタTr24は可変抵抗素子として用いられ、 トランジスタTr24と並列に接続される固定抵抗51 1は、トランジスタTr24の抵抗値の上限を決定して

【0060】ダブルバランスドミキサ回路は、トランジ スタTr18 (第6のFET) のドレイン電極とトラン ジスタTr19 (第7のFET) のドレイン電極とを定 電圧源518に接続し、トランジスタTr20 (第8の FET) のドレイン電極とトランジスタTr21 (第9 のFET)のドレイン電極とを並列接続したコイル50 7. 抵抗508, キャパシタ509からなるドレイン負 荷(第2の負荷)を介して定電圧源518に接続し、ト ランジスタTr18のソース電極とトランジスタTr2 0のソース電極とを接続し、トランジスタTr19のソ ース電極とトランジスタTr21のソース電極とを接続 し、トランジスタTr18のゲート電極とトランジスタ Tr21のゲート電極とを局部発振信号の第1の入力端 子516とし、トランジスタTr19のゲート電極とト ランジスタTr20のゲート電極とを局部発振信号の第 2の入力端子517としている。なお、ドレイン負荷で あるコイル507、抵抗508、キャパシタ509の並 列接続によってLC共振回路構成し、IF周波数に同調 している。この実施例の場合は400MHzに共振する 様にパラメータが設定されている。なお、519はIF 出力端子である。

【0061】そして、トランジスタTr22のゲート電 極とトランジスタTr23のゲート電極との間に固定抵 抗510 (第3の負荷) を接続し、ダブルパランスドミ キサ回路とRFパッファ回路との接続は、トランジスタ Tr18、20のソース電極とトランジスタTr22の ドレイン電極とを接続し、トランジスタTr19、21 のソース電極とトランジスタTr23のドレイン電極と を接続している。また、ゲート接地回路と差動増幅回路 を接続するキャパシタ505は、トランジスタTr27 のドレインに接続されているコイル503とによってピ ーキング回路を形成し、ゲート接地回路の高利得時の周 波数特性の改善を図っている。

【0062】〔第5の実施例〕この発明の第5の実施例

を図6を用いて説明する。この実施例は請求項5に対応 するものである。図6はこの発明の第5の実施例のチュ ーナ用半導体装置の回路図である。このチューナ用半導 体装置は、トランジスタTr38を用いたゲート接地回 略と、トランジスタTr34、Tr35および定電流源 としてトランジスタTr37を有する差動増幅回路であ るRFバッファ回路と、ダブルバランスドミキサ回路と を接続した可変変換利得型ミキサ回路である。

【0063】ゲート接地回路は、第4の実施例と同様、 トランジスタTr38 (第1のFET) のソース電極を 10 RF入力端子605 (入力端子) とし、トランジスタT r38のドレイン電極を並列接続した抵抗負荷606お よびコイル607 (第1の負荷)を介して定電圧源61 8に接続し、可変抵抗素子として用いるトランジスタT r 29 (第2のFET) を第1の負荷(606,60 7) に並列に接続し、トランジスタTr38のゲート電 極を接地している。601はコイルで、トランジスタT r 28はゲート接地回路のアクティブ負荷であり、トラ ンジスタTr29、抵抗負荷606およびコイル607 の並列負荷をアクティブ負荷であるトランジスタTェ2 8に直列に接続することによってゲート接地回路の負荷 可変によって利得可変を行った。なお、604は可変抵 抗素子として用いているトランジスタTr29のAGC 端子である。

【0064】RFパッファ回路は、トランジスタTェ3 4 (第3のFET) のソース質板とトランジスタTr3 5 (第4のFET) のソース電極をトランジスタTr3 7 (定電流源) に接続し、トランジスタTr34のドレ イン電極とトランジスタTr35のドレイン電極との間 に並列接続したトランジスタTr36 (第5のFET) および固定抵抗612を接続した差勤増幅回路である。 トランジスタTr36は可変抵抗素子として用いられ、 トランジスタTr36と並列に接続される固定抵抗61 2は、トランジスタTr36の抵抗値の上限を決定して いる。

【0065】ダブルパランスドミキサ回路は、第4の実 施例と同様、トランジスタTr30 (第6のFET) の ドレイン電極とトランジスタTr31 (第7のFET) のドレイン電極とを定電圧源518に接続し、トランジ スタT r 3 2 (第8のFET) のドレイン電極とトラン 40 ジスタTr33 (第9のFET) のドレイン電極とを並 列接続したコイル609、抵抗610、キャパシタ61 1からなるドレイン負荷(第2の負荷)を介して定電圧 源618に接続し、トランジスタTr30のソース電極 とトランジスタTr32のソース電極とを接続し、トラ ンジスタTr31のソース電極とトランジスタTr33 のソース電極とを接続し、トランジスタTF30のゲー ト電極とトランジスタTr33のゲート電極とを局部発 振信号の第1の入力端子602とし、トランジスタTr

とを局部発振信号の第2の入力端子603としている。 なお、ドレイン負荷であるコイル609、抵抗610、 キャパシタ611の並列接続によってして共振回路構成 し、 I F周波数に同調している。この実施例の場合は4 00MH2に共振する様にパラメータが設定されてい る。なお、615はIF出力端子である。

18

【0066】そして、トランジスタTr34のゲート電 極とトランジスタTr35のゲート電極との間に固定抵 抗613 (第3の負荷) を接続し、ダブルパランスドミ キサ回路とRFパッファ回路との接続は、トランジスタ Tr30、32のソース電極とトランジスタTr34の ドレイン電極とを接続し、トランジスタTr31,33 のソース電極とトランジスタTr35のドレイン電極と を接続している。また、ゲート接地回路と差動増幅回路 を接続するキャパシタ608は、トランジスタTr38 のドレインに接続されているコイル607とによってピ ーキング回路を形成し、ゲート接地回路の高利得時の周 波数特性の改善を図っている。

【0067】 〔第6の実施例〕 この発明の第6の実施例 を図7を用いて説明する。この実施例は請求項6に対応 するものである。図7はこの発明の第6の実施例のチュ ーナ用半導体装置の回路図である。このチューナ用半導 体装置は、トランジスタTr50を用いたゲート接地回 略と、トランジスタTr44、Tr45および定電流源 としてトランジスタTr48、Tr49を有する差動増 幅回路であるRFバッファ回路と、ダブルバランスドミ キサ回路とを接続した可変変換利得型ミキサ回路であ

【0068】ゲート接地回路は、トランジスタTr50 (第1のFET) のソース電極をRF入力端子705 (入力端子) とし、トランジスタTr50のドレイン電 極をトランジスタTr39(第1の負荷)を介して定電 圧源706に接続し、トランジスタTr50のゲート電 極を接地している。701はコイルで、ドレイン負荷の トランジスタTr39はゲート接地回路のアクティブ負 荷である。しかし実際の負荷インピーダンスは、可変抵 抗索子として用いているトランジスタTェ46(第9の FET),抵抗負荷710およびコイル717の並列負 荷とトランジスタTァ39のアクティブ負荷との並列値 で決定される。従ってトランジスタTr46のAGC端 子715に与えるAGC電圧に依ってゲート接地回路の 利得可変を行った。

【0069】 RFパッファ回路は、トランジスタTr4 4 (第2のFET) のソース電極をトランジスタTr4 8 (第1の定電流源) に接続し、トランジスタTF45 (第3のFET) のソース電極をトランジスタTr49 (第2の定電流源) に接続し、トランジスタTr44の ソース電極とトランジスタTr45のソース電極との間 に並列接続したトランジスタTr47 (第4のFET) 31のゲート電極とトランジスタTr32のゲート電極 50 および固定抵抗711を接続した差動増幅回路である。

トランジスタTr47は可変抵抗素子として用いられ、 トランジスタTr47と並列に接続される固定抵抗71 1は、トランジスタT r 47の抵抗値の上限を決定して

【0070】ダブルパランスドミキサ回路は、トランジ スタTr40 (第5のFET) のドレイン電極とトラン ジスタT r 4 1 (第6のFET) のドレイン電極とを定 電圧源706に接続し、トランジスタTr42 (第7の FET) のドレイン電極とトランジスタTr43 (第8 のFET)のドレイン電極とを並列接続したコイル70 7, 抵抗708, キャパシタ709からなるドレイン負 荷(第2の負荷)を介して定電圧源706に接続し、ト ランジスタTr40のソース電極とトランジスタTェ4 2のソース電極とを接続し、トランジスタTェ41のソ 一ス電極とトランジスタTF43のソース電極とを接続 し、トランジスタTr40のゲート電板とトランジスタ Tr43のゲート電極とを局部発振信号の第1の入力端 子703とし、トランジスタTr41のゲート電極とト ランジスタT r 4 2 のゲート電極とを局部発振信号の第 2の入力端子704としている。なお、ドレイン負荷で あるコイル707、抵抗708、キャパシタ709の並 列接続によってLC共振回路構成し、IF周波数に同調 している。この実施例の場合は400MHzに共振する 様にパラメータが設定されている。なお、714はIF 出力端子である。

【0071】そして、トランジスタTF44のゲート電 極とトランジスタTェ45のゲート電極との間にトラン ジスタT r 4 6、抵抗負荷710 およびコイル717を 並列に接続し、ダブルバランスドミキサ回路とRFバッ ファ回路との接続は、トランジスタTr40, 42のソ 30 ース電極とトランジスタTr44のドレイン電極とを接 続し、トランジスタTr41、43のソース電極とトラ ンジスタTr45のドレイン電極とを接続している。ま た、ゲート接地回路と差動増幅回路を接続するキャパシ タ702は、トランジスタTr44、Tr45のゲート 間に接続されているコイル717とによってピーキング 回路を形成し、ゲート接地回路の高利得時の周波数特性 の改善を図っている。

【0072】以上の第4~第6の実施例で説明した可変 変換利得型ミキサ回路であるチューナ用半導体装置の特 40 性について、図8を参照しながら説明する。図8は変換 利得に対する3次歪の抑圧比と雑音指数の実測値であ る。同図において横軸はミキサ回路の変換利得(dB) で、縦軸は3次歪の抑圧比(dBc)と雑音指数(d B) である。図中の実線801,804はそれぞれ第4 の実施例における3次歪の抑圧比、雑音指数の実測値で あり、破線802、805はそれぞれ第5の実施例にお ける3次歪の抑圧比、雑音指数の実測値であり、一点鎖 線803、806はそれぞれ第6の実施例における3次

例によって、3次至の抑圧比および雑音指数において若

干の差がでているが、これらの差は測定誤差と考えら れ、それぞれのミキサ回路の特性はほぼ同じと考えられ

20

【0073】それぞれのミキサ回路の最大利得は14. 2~14.8dBで、このときの3次歪の抑圧比は31 ~32dBcでかつ雑音指数は3.0~3.9dBであ った。また最小の変換利得は-5.0~-4.8dB で、このとき3次歪の抑圧比64.5~66.5dBc であり雑音指数は17.5~18.0dBであった。特 に利得が約5~15dBの範囲では変換利得の減少に対 し3次歪は約3倍の傾きで直線的に減少している。

【0074】この様に変換利得の減少に対し3次歪が直 線的に改善する特徴を有するミキサ回路をTVチューナ に用いることは、過大入力時に変換利得を下げると同時 に3次至も同時に改善され、出力信号の飽和を防ぐだけ でなく、多チャンネルのTVチューナに必要な混変調も 防ぐことができる。このためこの発明による第4~第6 の実施例のチューナ用半導体装置がTVチューナの可変 変換利得型ミキサ回路として非常に適したものであるこ とが分かる。

【0075】〔第7の実施例〕この発明の第7の実施例 を図面を用いて説明する。この実施例は請求項7に対応 するものである。図9は第4の実施例のチューナ用半導 体装置である可変変換利得型ミキサ回路と、LO発振器 およびLOパッファ回路とを、GaAs半導体を用いて 1チップに集積した可変変換利得型ミキサ発振器 I Cの 回路図である。

【0076】トランジスタTr69はゲート接地回路 で、935は入力端子、トランジスタTr67はアクテ ィブ負荷であり、937、938はIC外部でコイルを 接続する為の端子、トランジスタTr68は可変抵抗素 子、936はゲート接地回路のAGC端子である。RF パッファ回路は、トランジスタTェ62, Tr63およ び定電流源となるトランジスタTr65, Tr66で構 成され、トランジスタTr64と抵抗素子922は可変 利得用の素子であり、934はRFバッファ回路のAG C端子である。

【0077】ダブルパランスドミキサ回路は、トランジ スタTr58, Tr59, Tr60, Tr61で構成さ れる。キャパシタ925は周波数特性改善のために集積 化された。また、トランジスタTェ70はLO発振回路 用のトランジスタであり、端子927、928、929 から外部共振回路に接続される。トランジスタTF51 はLO信号をPLL回路に導くための出力パッファ回路 であり、931は出力端子である。トランジスタTr5 2, Tr 5 3, Tr 5 4 はL O 信号を平衡信号に変える と同時に増幅する差動アンプを構成し、トランジスタT r55, Tr56, Tr57はLO信号をダブルパラン 歪の抑圧比、雑音指数の実測値である。それぞれの実施 50 スドミキサ回路に供給するためのLOパッファ回路であ

る。なお、940は電源端子、930は接地端子、93 2,933はキャパシタを介して交流的に接地する端子、901~924,926は抵抗、939は端子、9 41はキャパシタである。

【0078】図10は図9に示す可変変換利得型ミキサ発振器ICを搭載した衛星放送用TVチューナである。901は入力端子であり、衛星放送の場合、屋外ユニットより出力された第1中間周波数の950~1750MHzの放送信号の入力端子である。図10において、1000が図9に示す可変変換利得型ミキサ発振器IC、1001は入力端子、1002はパンドパスフィルタ、1006は可変利得型IFアンプ、1007はIF周波数のパンドパスフィルタ、1008はFM復闢器である。また1012はLO周波数の安定化のためのフェイズロックループ(PLL)回路、1009は映像信号の出力端子である。

【0079】以上のようにこの実施例によれば、図11に示す従来のTVチューナの構成におけるRFアンプ1003、可変減衰器1004、ミキサ回路1005、局部発振回路(OSC)1011およびLOパッファ回路2010を1チップに集積化し、図10に示すように、可変変換利得型ミキサ発振器IC1000としてTVチューナに搭載することができる。この結果、従来GaAsICでは集積化が困難と考えられていたアッテネータ回路が等価的に集積化できただけでなく、従来の構成では広帯域アンプRF1003で増幅した後、可変減衰器(アッテネータ)1004で減衰させるなどの無駄を無くすことができる。また衛星放送用TVチューナを小型化し、しかも部品点数を大幅に削減することができる。

【0080】さらに、第4の実施例のチューナ用半導体 30 装置を含む可変変換利得型ミキサ発振器 I C 1000 は、変換利得に対する3次歪特性が変換利得の減少に対して直線的に改善するという優れた特性を有している。この結果、入力信号強度が0dBm迄の範囲で3次歪抑圧比を60dBc以上を確保することができ、低難音指数と低3次歪特性を同時に有する高性能なチューナを実現することができる。

[0081]

【発明の効果】この発明のチューナ用半導体装置は、可変抵抗素子として用いたFETによる利得制御を同時に 40 働かせることによって、回路全体の利得または変換利得を必要な範囲で変化することができる。しかも、利得可変範囲内において、ゲート接地回路および差勤増幅回路を流れる電流は直流的に変化しないため、3次歪特性は利得または変換利得の減少に伴い単調に改善される。この結果、低雑音指数と低3次歪特性、さらに低消費電力化を満足することができる。

【0082】また、この発明のチューナは、上記発明の 201 チューナ用半導体装置を搭載することにより、低雑音指 202 数と低3次盃特性、さらに低消費電力化を満足すること 50 203

ができるとともに、部品点数を大幅に削減することができ、組立工程の省力化および小型化を実現することができる。

22

【図面の簡単な説明】

【図1】この発明による第1の実施例のチューナ用半導体装置の回路図である。

【図2】この発明による第2の実施例のチューナ用半導体装置の回路図である。

【図3】この発明による第3の実施例のチューナ用半導 10 体装置の回路図である。

【図4】この発明による第1~第3の実施例のチューナ 用半導体装置の利得に対する3次歪の抑圧比と雑音指数 の実測値である。

【図5】この発明による第4の実施例のチューナ用半導体装置の回路図である。

【図 6】この発明による第5の実施例のチューナ用半導体装置の回路図である。

【図7】この発明による第6の実施例のチューナ用半導体装置の回路図である。

② 【図8】この発明による第4~第6の実施例のチューナ 用半導体装置の変換利得に対する3次歪の抑圧比と雑音 指数の実測値である。

【図9】第4の実施例のチューナ用半導体装置とLO発 振器およびLOパッファ回路とを1チップに集積した可 変変換利得型ミキサ発振器ICの回路図である。

【図10】この発明の一実施例のチューナのプロック図である。

【図11】従来の衛星放送用TVチューナのブロック図である。


0 【図12】(a)は従来例におけるデュアルゲートFE Tを用いた可変利得型増幅回路図、(b)は(a)に示 すデュアルゲートFETを用いた可変利得型増幅回路の 利得に対する3次歪特性および消費電流特性図である。


【符号の説明】


- 101 入力端子
- 102 負荷(第1の負荷)
- 103 定電圧源(第1の定電圧源)
- 105 定電圧源 (第2の定電圧源)
- 106 負荷 (第2の負荷)
- 107 負荷 (第3の負荷)
 - 110 定電流源(第1の定電流源)
 - 111 定電流源(第2の定電流源)
 - Trl トランジスタ (第1のFET)
 - Tr2 トランジスタ (第2のFET)
- Tr3 トランジスタ (第3のFET)
- Tr4 トランジスタ (第4のFET)
- Tr5 トランジスタ (第5のFET)
- 201 入力端子201
- 202 定電圧源 (第1の定電圧源)
- 203 負荷 (第1の負荷)

23


	20			~-
204	負荷 (第2の負荷)		Tr26	トランジスタ(第2の定電流源)
205	定電圧源(第2の定電圧源)		Tr27	トランジスタ(第1のFET)
206	負荷 (第3の負荷)		602	局部発振信号の第1の入力端子
208	負荷 (第4の負荷)		603	局部発振信号の第2の入力端子
2 1 0	定電流源		605	RF入力端子(入力端子)
Tr6	トランジスタ(第1のFET)		606	抵抗負荷 (第1の負荷)
T r 7	トランジスタ(第2のFET)		607	コイル(第1の負荷)
Tr8	トランジスタ(第3のFET)		609	コイル(第2の負荷)
Tr9	トランジスタ(第4のFET)		610	抵抗(第2の負荷)
Tr10	トランジスタ(第5のFET)	10	611	キャパシタ(第2の負荷)
301	入力端子		613	固定抵抗(第3の負荷)
303	負荷 (第1の負荷)		618	定電圧源
304	定電圧源(第1の定電圧源)		Tr29	トランジスタ(第2のFET)
305	定電圧源(第2の定電圧源)		Tr30	トランジスタ(第6のFET)
306	負荷(第2の負荷)		T r 3 1	トランジスタ(第7のFET)
307	負荷 (第3の負荷)		Tr32	トランジスタ(第8のFET)
308	負荷 (第4の負荷)		Tr33	トランジスタ(第9のFET)
3 1 0	定電流源(第1の定電流源)		Tr34	トランジスタ(第3のFET)
3 1 1	定電流源(第2の定電流源)		Tr35	トランジスタ(第4のFET)
Tr11	トランジスタ(第3のFET)	20	Tr36	トランジスタ(第5のFET)
Tr12	トランジスタ(第4のFET)		Tr37	トランジスタ(定電流源)
Tr13	トランジスタ(第2のFET)		Tr38	トランジスタ(第1のFET)
Tr14	トランジスタ(第5のFET)		703	局部発振信号の第1の入力端子
Tr15	トランジスタ(第1のFET)		704	局部発振信号の第2の入力端子
502	抵抗負荷(第1の負荷)		705	RF入力端子(入力端子)
503	コイル(第1の負荷)		706	定電圧源
507	コイル(第2の負荷)		707	コイル(第2の負荷)
508	抵抗 (第2の負荷)		708	抵抗 (第2の負荷)
509	キャパシタ(第2の負荷)		709	キャパシタ(第2の負荷)
5 1 0	固定抵抗(第3の負荷)	30	Tr39	トランジスタ(第1の負荷)
514	RF入力端子(入力端子)		Tr40	トランジスタ(第5のFET)
5 1 6	局部発振信号の第1の入力端子		Tr41	トランジスタ(第6のFET)
517	局部発振信号の第2の入力端子		Tr42	!ランジスタ(第7の FET)
518	定電圧源		Tr43	トランジスタ(第8のFET)
Tr 17	トランジスタ(第2のFET)		Tr44	トランジスタ(第2のFET)
Tr18	トランジスタ(第6のFET)		Tr45	トランジスタ(第3のFET)
Tr19	トランジスタ(第7のFET)		Tr46	トランジスタ(第9のFET)
Tr20	トランジスタ(第8のFET)			トランジスタ(第4のFET)
Tr21	トランジスタ(第9のFET)		Tr48	トランジスタ(第1の定電流源)
Tr 22	トランジスタ(第3のFET)	40	Tr49	トランジスタ(第2の定電流源)
Tr23	トランジスタ(第4のFET)			トランジスタ(第1のFET)
Tr24	トランジスタ(第5のFET)		1000	可変変換利得型ミキサ発振器IC
Tr25	トランジスタ(第1の定電流源)			

















[図9]



[図10]



【図11】



フロントページの続き

(72)発明者 恒岡 道朗

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 堺 幸雄

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 八幡 和宏

大阪府門真市大字門真1006番地 松下電器

産業株式会社内